PTO/SB/21 (02-04) Approved for use through 07/31/2006. OMB 0651-0031 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE erwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number. **Application Number** 10/711,254 **TRANSMITTAL** Filing Date 2004/9/4 **FORM** First Named Inventor Vincent Lin Art Unit (to be used for all correspondence after initial filing) **Examiner Name Attorney Docket Number** 3 VIAP0094USA **Total Number of Pages in This Submission ENCLOSURES** (Check all that apply) After Allowance communication • Fee Transmittal Form Drawing(s) to Technology Center (TC) Appeal Communication to Board **Licensing-related Papers** Fee Attached of Appeals and Interferences Appeal Communication to TC Petition Amendment/Reply (Appeal Notice, Brief, Reply Brief) Petition to Convert to a **Proprietary Information Provisional Application** After Final Power of Attorney, Revocation Status Letter Affidavits/declaration(s) Change of Correspondence Address Other Enclosure(s) (please Terminal Disclaimer **Extension of Time Request** Identify below): Request for Refund **Express Abandonment Request**

nder 37 CFR 1.52 or 1.53
SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT
Winston Hsu, Reg. No.: 41,526
Lundon Way
911617990
CERTIFICATE OF TRANSMISSION/MAILING
at this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with as as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on elow.
name
Date

CD, Number of CD(s)

Remarks

Information Disclosure Statement

Response to Missing Parts

Certified Copy of Priority

Incomplete Application

Response to Missing Parts/

Document(s)

gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to

process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 2 hours to complete, including

TRANSMITTAL

for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Approved for use through 07/31/2006. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Raperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

Complete if Known				
Application Number	10/711,254			
Filing Date	2004/9/4			
First Named Inventor	Vincent Lin			
Examiner Name				
Art Unit				
Attorney Docket No.	VIAP0094USA			

Applicant claims small entity status. See 37 CFR 1.27		Art Ur	nit.	-		
TOTAL AMOUNT OF PAYMENT (\$) 0.00		_	ey Dock	cet No	VIAP0094USA	
		Attorn				
METHOD OF PAYMENT (check all that apply)				FEE (CALCULATION (continued)	
Check Credit card Money Other None			ONAL			
Deposit Account:			Small E			
Denosit	Fee Cod		Fee Fe Code (\$	_	Fee Description	ee Paid_
Account Number 50-3105	1051		2051		urcharge - late filing fee or oath	
Deposit North America Intellectual Property Corp.	1052	2 50	2052		urcharge - late provisional filing fee or	
Name	1053	3 130	1053 <i>°</i>		over sheet on-English specification	
The Director is authorized to: (check all that apply)		2 2,520			or filing a request for ex parte reexamination	
Charge fee(s) indicated below Credit any overpayments	1804				equesting publication of SIR prior to	
Charge any additional fee(s) or any underpayment of fee(s)				E	xaminer action	
Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account.	1805	5 1,840*	1805 1,		Requesting publication of SIR after examiner action	
FEE CALCULATION	1251	110	2251	55 E	extension for reply within first month	
1. BASIC FILING FEE	1252	420	2252	210 E	Extension for reply within second month	
Large Entity Small Entity	1253	950	2253	475 E	Extension for reply within third month	
Fee Fee Fee Fee Description Fee Paid Code (\$)	1254	1,480	2254	740 E	extension for reply within fourth month	
1001 770 2001 385 Utility filing fee	1255	2,010	2255 1	1,005 E	Extension for reply within fifth month	
1002 340 2002 170 Design filing fee	1401	330	2401	165 N	Notice of Appeal	
1003 530 2003 265 Plant filing fee	1402	2 330	2402	165 F	filing a brief in support of an appeal	
1004 770 2004 385 Reissue filing fee	1403	3 290	2403	145 R	Request for oral hearing	
1005 160 2005 80 Provisional filing fee	1451	1,510	1451 1	1,510 P	etition to institute a public use proceeding	
SUBTOTAL (1) (\$) 0.00	1452	110	2452	55 P	etition to revive - unavoidable	
	1453	3 1,330	2453	665 P	Petition to revive - unintentional	
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	1501	1,330	2501	665 U	Jtility issue fee (or reissue)	
Total Claims below Fee Paid -20** = X = = = = = = = = = = = = = = = = =			2502		Design issue fee	
Independent 234 - V	1503		2503		Plant issue fee	
Claims -3	1460		1460		Petitions to the Commissioner	
	1807		1807		Processing fee under 37 CFR 1.17(q)	
Large Entity Small Entity Fee Fee	1806	5 180	1806		Submission of Information Disclosure Stmt	
Code (\$)	8021	40	8021	40 R	Recording each patent assignment per property (times number of properties)	
1202 18 2202 9 Claims in excess of 20	1809	770	2809	385 F	Filing a submission after final rejection	
1201 86 2201 43 Independent claims in excess of 3 1203 290 2203 145 Multiple dependent claim, if not paid	4011		0040	•	37 CFR 1.129(a))	
	1810	770	2810		For each additional invention to be examined (37 CFR 1.129(b))	
1204 86 2204 43 ** Reissue independent claims over original patent	180	1 770	2801	385	Request for Continued Examination (RCE)	
1205 18 2205 9 ** Reissue claims in excess of 20	180	2 900	1802		Request for expedited examination	
and over original patent of a design application						
SUBTOTAL (2) (\$) 0.00		-	Basic Fili	ling Fee	Paid SUBTOTAL (3) (\$) 0.00	
**or number previously paid, if greater, For Reissues, see above					σσστστλα (σ) (φ) σ.σσ	
SUBMITTED BY		Denista	tion Mr.	1	(Complete (if applicable))	
Name (Print/Type) Winston Hsu	_ [Registra	tion No.	41 52	76 Telephone 886289237350	

SUBMITTED BY

Name (Print/Type) Winston Hsu

Signature (Complete (if applicable))

(Complete (if applicable))

Telephone 886289237350

Date (If applicable))

Date (If applicable))

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

PTO/SB/02B (08-03)

Approved for use through 08/31/2003. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE


Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION – Supplemental Priority Data Sheet

Foreign applications:					
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Cop	y Attached?
Prior Foreign Application Number(s) 092124759	Country Taiwan R.O.C.	Foreign Filing Date (MM/DD/YYYY) .9/8/2003	Not Claimed	YES	

This collection of information is required by 35 U.S.C. 115 and 37 CFR 1.63. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 21 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

인당 인당 인당 인당



والم المال الم

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunded

申 請 日: 西元 2003 年 09 - 月 08 日 (Application Date

申 請 案 號: 092124759

Application No.

申 \ 請 人 : 威盛電子股份有限公司

Applicant(s)

민당민당민

CERTIFIED COPY OF PRIORITY DOCUMENT

号

Director General



發文日期: 西元 2003 年 10 月2

Issue Date


發文字號: 09221079490

Serial No.

وا وا

申請日期:	IPC分類	
申請案號:		· .

(以上各欄	由本局填	發明專利說明書
	中文	於資料路徑上輸出時脈的方法及相關電路
發明名稱	英文	Method And Related Apparatus For Outputting Clock Through Data Path
	姓 名 (中文)	1. 林 章 杭
<u>-</u>	姓 名 (英文)	1. Lin, Vincent
發明人 (共2人)	國 籍 (中英文)	1. 中華民國 TW
		1. 台北縣新店市中正路五三三號八樓
	住居所(英文)	1.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
= .	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 台北縣新店市中正路五三三號八樓 (本地址與前向貴局申請者相同)
	(営業所) (英文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	代表人(中文)	1.王雪紅
	代表人(英文)	1.Wang, Hsueh-Hung



申請日期:	IPC分類	
申請案號:		
(以上各欄由本局填註)	 	

			•
(以上各欄	由本局填	發明專利說明書	
_	中文		
發明名稱	英文		
	姓 名(中文)	2. 林坤隆	
-	(英文)	2. Lin, Kun-Long	
發明人 (共2人)	國籍(中英文)	2. 中華民國 TW	
	住居所(中文)	2. 台北縣新店市中正路五三三號八樓	
	住居所 (英 文)	2.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.	
	名稱或 姓 名 (中文)		
	名稱或 姓 名 (英文)		
=	國 籍 (中英文)		
申請人(共1人)	住居所 (營業所) (中 文)		
	住居所 (營業所) (英 文)		
٠	代表人 (中文)		
	代表人(英文)		
申請人	住營中 住營英 代中居紫 所所文 所所文 所所文 人(中)		



四、中文發明摘要 (發明名稱:於資料路徑上輸出時脈的方法及相關電路)

五、(一)、本案代表圖為:第四圖


(二)、本案代表圖之元件代表符號簡單說明


50 訊號電路

52 邏輯陣列

六、英文發明摘要 (發明名稱:Method And Related Apparatus For Outputting Clock Through Data Path)

A method and related circuit for providing an output clock along a data path according to a reference clock. The invention provides the output clock by using a logic module and at least one flip-flop based on the reference clock. Each flip-flop receives the reference clock at the corresponding clock end and changes signal level outputted at the corresponding output port





四、中文發明摘要 (發明名稱:於資料路徑上輸出時脈的方法及相關電路)

53A 輸入埠

54、64A-64B 正反器

56 時脈控制電路

58B 參考 時 脈

59A 或 閘

62 輸出墊

70 時脈模組

Q、Q'輸出端

代表化學式

53B 輸出埠

55 時脈端

58A 源 時 脈

58C 輸 出 時 脈


59B 互斥或閘

66A-66C 訊號

S輸入端

六、英文發明摘要 (發明名稱:Method And Related Apparatus For Outputting Clock Through Data Path)


according to rising or falling edges within each period of the reference clock. The logic module performs logic operation among signals at each output port of the flip-flops to generate the output clock synchronized with the reference clock. Thereafter the output clock can be outputted through the data path provided by the logic module, and additional logical operations



四、中文發明摘要 (發明名稱:於資料路徑上輸出時脈的方法及相關電路)

六、英文發明摘要 (發明名稱:Method And Related Apparatus For Outputting Clock Through Data Path)

can be performed between the output clock and other signals.



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先權
			•
		無	
			•
	•		
二、[]主張專利法第二十三	五條之一第一項信	憂先權 :	
申請案號:		•	
日期:	•	無	
三、主張本案係符合專利:	法第二十條第一エ	頁[]第一款但書司	戊□第二款但書規定之期間
日期:		•	
•	- JA FET A-L		
四、□有關微生物已寄存为 寄存國家:	於國外:	•	
寄存機構:		無	
寄存日期:			•
寄存號碼: □有關微生物已寄存为	从国动人士吕昕指	ウン 欠方继接).	
一月 例似生物 C 奇仔/s 寄存機構:	於國內(本向所指)		
		無	
寄存號碼:			
□熟習該項技術者易力	冷獲得,不須寄存	o	
THE SECTION CONTRACTOR THE CONTRACTOR MICH.			

五、發明說明 (1)

發明所屬之技術領域


本發明係提供一種時脈產生的方法及相關應用及電路,尤指一種以一參考時脈觸發正反器、以由各正反器之資料路徑產生出一同步輸出時脈的方法、相關應用及電路。

先前技術

隨著資訊社會的發展,各式各樣的資訊、數據、影音資料都能以數位電子訊號的形式來快速、有效地處理、傳播、儲存,而用來處理數位電子訊號的各種數位訊號 電路,也就成為現在資訊建設最基礎的部分之一。


如技術人士所知,一般的數位訊號電路皆以時脈觸發對序向數位訊號的處理、傳輸,並協調數位訊號電路中各元件、功能方塊運作的時序。隨著數位訊號電路的功能日趨複雜、多樣,在設計數位訊號電路時,需要考慮的因素也越來越多。請參考圖一A及一B。圖一A、一B分別為一典型數位訊號電路10在不同電路設計考量下之功能方塊示意圖。如圖一A所示,要完成一般數位電路的功能才塊示意圖。如圖一A所示,要完成一般數位電路的功能才塊示意圖。如圖中設有一邏輯陣列12、複數個正反器14A、14B及一時脈控制電路16。時脈控制電路16用來根據一源時脈18A產生一參考時脈18B;源時脈18A則可由訊號電路10本身的震盪器產生,或是由訊號電路10以外的






五、發明說明 (2)


支援電路接收。正反器14A、14B皆具有一輸入埠13A、 輸出埠 13B及一對應的時脈端 15;輸入埠 13A用來接收輸 (像是由兩個輸入端分別接收兩個不同的位元輸 入資料),時脈端15用來接收一時脈的觸發,而各正反 器的功能就是在其時脈端 15接收時脈之觸發下,依據其 輸入埠 13A輸入之訊號來改變其輸出埠 13B輸出的訊號 (像是分別改變兩個輸入端的兩個位元輸出資料)。其 中正反器 14A是依據其時脈端 15接收時脈之升緣來觸發其 輸出埠 13B輸出訊號的資料轉態(transition),正反器 14B則是依據其時脈端 15接收時脈之降緣來觸發其輸出埠 13B輸出訊號的資料轉態。邏輯陣列12中則設有複數個不 同種類的邏輯閘,像是在圖一 A中示意的及閘 19A以及或 閘 19B。適當地將各正反器 14A、14B輸出入埠與邏輯陣列 12中的各個邏輯閘連接起來,就能組合、實現不同的數 位電路功能,像是各種加法器、計數器及狀態機(state machine)等等。另外,訊號電路 10上 也設有複數個輸出 墊 22;舉例來說,訊號電路 10可以是封裝完全的晶片, 而各輸出墊22即為封裝外的接腳。這樣一來,邏輯陣列 12各邏輯 閘或是各正反器輸出埠輸出的訊號,即可 號電路 10的複數個輸出墊 (output pad)輸出於訊號電路 10之外。而各正反器輸出埠與邏輯陣列12中各邏輯閘之 輸出端,即可視為訊號電路10輸出資料的資料路徑 (data path);各輸出墊也就成為訊號電路 10向外資料路徑的傳 輸介面。






五、發明說明 (3)

相對於資料路徑,由時脈控制電路16連接至各正反 時脈端的時脈傳輸途徑,則可稱為時脈路徑。如前所 為了協調各正反器 14A、14B運作的時序,各正反器 14A、14B應統一由參考時脈 18B來觸發。換句話說,純粹 就邏輯功能的考量來說,各正反器 14A、14B的時脈端 15 應直接連接於時脈控制電路16,就如圖一A所示。在參 考時脈 18B的統一觸發下,各正反器輸出埠的訊號也就會 同時發生資料轉態。既然在邏輯功能層面來說,資料路 上的訊號和時脈路徑上的參考時脈是同步的, 就可以進行邏輯運算,以便使資料路徑上的訊號能進一 步根據參考時脈 18B而變化。就像圖一A中的示意例 訊號 20可和參考時脈 18B以一或閘 19B作或運算;而或閘 19B輸出於資料路徑上的訊號就會和參考時脈 18B相 不過,在考慮數位電路實際運作的非理想因素後,訊號 電路 10應如圖一 B中所示,在將時脈 18B傳輸至各正反器 適當地加入緩衝器24,使傳輸至各正反器14A、14B 時脈端 15的時脈訊號能真正地以同時發生的升緣或降緣 來觸發各正反器。當數位電路在實際運作時,各正反器 14A、14B等效上也就成為時脈控制電路16的電容性負 載;就以圖一 B於時脈路徑上所標出的分支 26A至 26C來 ,分支 26A上連接有三個正反器、分支 26B上有四個正 反器,分支26C上則僅有兩個正反器。等效上來說,分支 26B上的電容性負載最大,分支 26C上的電容性負載最







五、發明說明 (4)

小。若是以相同的驅動力的時脈來驅動這兩個分支上的正反器,實際傳輸至分支 26B上的時脈就會延遲於分支 26C上的時脈(此現象稱為時脈的扭曲, skew),因為分支 26B上較大的電容性負載也增加了在此分支上充放電所需的時間。因此,就像圖一 B中所示,分支 26B上應串連較多個(或驅動能力較大的)的緩衝器 24,增加時脈的驅動能力,以克服分支 26B上較大電容性負載所引入的非理想因素,使得不同分支上的正反器所接收的時脈能真正地同時觸發各正反器。

在考慮數位訊號電路實際運作的非理想因素時,除了調節參考時脈 18 B於時脈路徑上對各正反器時脈端的驅動能力外,也要考慮各正反器在時脈觸發下的時間響應。關於此情形,請參考圖二。圖二為一典型的升緣觸發正反器 14在參考時脈 18 B之觸發下,相關輸出入訊號之時序示意圖;正反器 14由其輸入埠的一個輸入端(圖二中標示為 D)接收一訊號 28 A、並在參考時脈 18 B的觸發下由其輸出埠的一個輸出端(圖二中標示為 Q)輸出一訊號28B。而圖二中即繪出了訊號28A、28 B及參考時脈 18 B之訊號位準隨時間變化的波形;各波形的橫軸為時間,各波形的縱軸代表波形位準的大小。如圖二所示,隨著參考時脈 18 B於時點 tp 0、tp 1、tp 2及 tp 3之升緣觸發,正反器 14會取樣輸入訊號28 B於這些時點的波形位準,並對應地改變輸出訊號28 B的波形位準,使輸出訊號28 B在時點







五、發明說明 (5)

tp0、tp1、tp2及tp3之訊號位準相當於輸入訊號28A分別在這些時點時的波形位準。就圖二中的例子來說,對應於輸入訊號28A於時點tp0、tp1、tp2及tp3的位準分別為H、H、L、請參考圖二中之標示),輸出訊號28B的訊號位準就會分別成為位準H、H、L。不過,當正反器14真正運作時,為了確保正反器14能依據參考時脈18B之升緣觸發而取樣到輸入訊號28A中波形位準穩定的部分,輸入訊號28A資料轉態發生的時機必需要早於參考時脈18B升緣發生的時機。舉例來說,如圖二中所示,要使正反器14能在時點tp0取樣到位準H的輸入訊號28A,輸入訊號28A要提前在時點tp0取樣到位準H的輸入訊號28A,輸入訊號28A要提前在時點tpA進行資料轉態,由位準L升高到位準H。換句話說,輸入訊號28A的資料轉態和時脈18B升緣發生的時機必需要有一定的時差,此時差即為準備時間(set-up time)。

另一方面,在參考時脈 18B的升緣發生後,輸入訊號 28A至少要將訊號位準維持一段時間,讓正反器 14能正確 取樣;而輸入訊號 28A在升緣後必需維持位準的時間即為維持時間 (hold time)。舉例來說,在圖二中,正反器 14在時點 tp2取樣後,輸入訊號 28A至少要等到時點 tpB才能發生訊號轉態,以便讓正反器 14能穩定地取樣輸入訊號 28A在時點 tp2的訊號位準。總結來說,在設計訊號電路 10時,除了要如圖一 A一般就邏輯功能層面來考慮訊號電路 10是否能達成預設的邏輯運算功能,還要再加上圖一 B






五、發明說明 (6)

的實際運作考慮,適當微調時脈路徑上各分枝的時脈驅動能力,並在正反器輸入訊號發生資料轉態的時機和時脈升緣(或降緣)發生的時機間引入適當的時差(這些時差可由緩衝器引入的延遲時間來微調)。在數位電路功能日趨複雜的今天,如圖一A、一B的設計考量多已使用電腦執行工具軟體來進行輔助設計。圖一A中的邏輯設計可使用VHDL等程式語言加以描述及模擬;圖一B中的時脈考量可使用時脈樹合成(clock tree synthesize)的工具軟體來進行電腦輔助設計。


如前所述,在應用訊號電路 10時,會有需要將參考時脈 18B與一般的資料訊號 20以邏輯 陣列 12中的邏輯開做選輯算,以使邏輯陣列 12於資料路徑上的資料能和參考時脈 18B直接相關;就像圖一 A、一 B中示意的,由參考時脈 18B直接相關;就像圖一 A、一 B中示意的,由參考時脈 18B直接和一訊號 20於邏輯閘 19B進行邏輯運算。然而,就如前段所述,在考慮數位電路實際運作的情況下,資料路徑上各資料訊號發生訊號轉態的時機應該和參考時脈 18B中升緣(降緣)發生的時機有適當的時間差。此時若直接將時脈路徑上的參考時脈 18B和資料路徑上的資料訊號做邏輯運算,在兩者資料轉態間的時間差中,邏輯運算的結果就會不符預期,造成對邏輯單算結果之干擾與混亂。另外,在以時脈樹合成的工具軟體中,選輯運算的結果就會不符預期,造成對邏輯單算結果之干擾與混亂。另外,在以時脈樹合成的工具軟體中果之干擾與混亂。另外,在以時脈樹合成的工具軟體中果之干擾與混亂。另外,在以時脈樹合成的工具軟體中果之干擾與混亂。另外,在以時脈樹合成的工具軟體中果之干擾與混亂。另外,在以時脈樹合成的工具軟體會因為參考時脈 18B於運






五、發明說明 (7)

輯閘 19 B這一分支所需的驅動力調整。因為時脈樹合成之工具軟體會將連接至各正反器時脈端的訊號辨識為時脈,自動調整其驅動能力及延遲,但工具軟體無法自動將直接輸入至邏輯閘 19 B的訊號辨識為時脈,故無法自動地對直接輸入至邏輯閘 19 B的參考時脈 18 B作驅動力及延遲的調整;而這會導致邏輯閘 19 B這一分支的時脈和分支26 A至26 C上各正反器時脈端輸入的時脈無法真正地同時發生升緣及降緣。





五、發明說明 (8)

增加訊號電路10邏輯功能驗證的困難。

總括來說,在訊號電路10中,常有需要將參考時脈 和其他訊號直接進行邏輯運算,使邏輯運算後的結果和 参考時脈的時序直接相關;甚至在一些特殊的電路中 (像是場規劃閘陣列,Field Programmable Gate Array),時脈無法直接由輸出墊輸出,只能透過邏輯陣 列、正反器中的資料路徑將時脈輸出。不過,就如前面 討論過的,在習知技術中,若直接將時脈路徑上的時脈 進行邏輯運算,會導致電路設計、運作上的種種困 也使電路設計者難以掌握時脈在邏輯運算後的結果 另一方面,在現代的數位電路中,也常要在不同頻率的 電路間交換訊號。請參考圖三 A。圖三 A為一訊號電路 30 中,於雨不同時脈之電路模組32A、32B間傳輸一訊號36 時各相關訊號之示意圖。在訊號電路30中,電路模組32A 工作於時脈 34A, 電路模組 32B則工作於倍頻之時脈 34B。 在習知技術中,當電路模組32A要將一訊號36傳輸至電路 模組 32B時, 電路模組 32B會先將訊號 36進行處理以形成 一 訊 號 38, 最 後 產 生 出 訊 號 40, 以 便 讓 電 路 模 組 32B能 識訊號 36中所帶的資訊。而圖三 A中也繪出了這些相關 訊號的波形時序圖,各波形的橫軸為時間,縱軸為訊號 位準的大小。在圖三 A的例子中,由於電路模組 32B工作 的時脈 34B倍頻於電路模組 32A工作的時脈 34A,故時脈 34A的週期也是時脈 34B週期的兩倍。就如圖三A中所示,






五、發明說明 (9)

時脈 34A於時點 tp4至 tp6間的一個週期,就相當於時脈 34B分別於時點 tp4、 tp5及 tp5、 tp6之間的兩個週期。隨著各電路模組中時脈的觸發,各電路模組中一訊號裡的各筆資料就對應於該電路模組時脈的各個週期。以圖三 A為例,在電路模組 32A中,訊號 36在時點 tp4、 tp6之間(對應於時脈 34A一週期)維持於位準 H,就可視為一筆數位「1」的資料;同理,訊號 36在時點 tp6、 tp8間維持於位準 L(對應於時脈 34A的另一個週期),即可視為一筆數位「0」的資料。

當電路模組 32A要將訊號 36傳輸至倍頻時脈運作的電路模組 32B時,由於兩電路模組工作的時脈不同,必定要將訊號 36作適當的處理及轉換,才能讓電路模組 32B正確解讀訊號 36中的資料。若不經過處理,倍頻時脈運作的電路模組 32A會將訊號 36中對應於時脈 34A的一筆數位「1」之資料,解讀為對應於時脈 34B的兩筆數位「1」之資料,解讀為對應於時脈 34B的兩筆數位「1」之資料,而誤判訊號 36中的資料。為了要轉換訊號 36中的各筆資料,習知技術之作法可描述如下。在習知技術中,電路模組 32B在接收訊號 36後,可使用一升緣觸發之正反器,在時脈 34B的觸發下,根據訊號 36產生訊號 38,使訊號 38延遲於訊號 36一個時脈 34B的週期。然後訊號 36可和訊號 38反相的結果作及運算,產生出訊號 40。這樣一來,訊號 40中就只有在對應於時脈 34B一週期的時點 tp4、tp5間會維持於位準 H,而電路模組 32B就能將此解






五、發明說明 (10)

讀為一筆數位「1」的資料。換句話說,在配合時脈 34A的訊號 36中有一筆數位「1」的資料,而將訊號 36經由上述處理而轉換為訊號 40後,對應於時脈 34B的訊號 40也會只有一筆數位「1」的資料。如此,電路模組 32A的訊號 36在被轉換為訊號 40後,就能由倍頻運作的電路模組 32B正確解讀。

不過,上述的習知技術也有缺點,那就是上述習知技術無法用來處理連續(burst)傳輸的數筆資料。關於此情形,請參考圖三B。圖三B為圖三A中數位電路30的兩電路模組32A、32B傳輸一訊號42時,各相關訊號波形時序之示意圖;各波形的橫軸同樣為時間,縱軸為各波形的大小。如圖三B所示,電路模組32A中的訊號42在時點tp9至tp11間(對應於時脈34A的兩個週期)連續維持於位準H,相當於兩筆連續的數位「1」資料。但若是依照前述習知技術的作法,利用時脈34B觸發的正反器產生訊號46,再將訊號46的反相和訊號42作及運算,其得出的訊號48中仍然僅有一筆對應於時脈34B一週期的數位「1」資料。換句話說,以習知技術的作法,由電路模組32A傳輸至電路模組32B的資料不能是連續(burst)資料,而這也使兩電路模組間資料傳輸的效率降低。

發明內容





五、發明說明 (11)


因此,本發明之主要目的,是於資料路徑上提供一與時脈同步變化之訊號作為輸出時脈,並以此輸出時脈作資料處理等之相關應用,以克服習知技術中直接以時脈進行邏輯運算所衍生的種種問題。

在本發明中,係對正反器受一參考時脈觸發而變化的輸出號進行邏輯運算,在正反器與邏輯開組成的資料路徑上產生一輸出時脈。此輸出時脈和參考時脈同步資料路徑上,直接和資料路徑上的其他色資料路徑上,直接和資料路徑上的其份。 記號作邏輯運算。由於本發明中之輸出時脈是以下不受調整的其一。 記號作邏輯運算。由於本發明中之輸出時脈是時間,以正反器。 記號作邏輯運算。由於本發明中之輸出時脈是時間, 是生的,故在電腦模擬之邏輯功能驗證時能 之輸出產生的,故在電腦模擬之避輯功能驗證時能 之輸出產生的轉換合成時,工具程式也 能力常地複擬結果,且在進行時脈樹合成出來的數位電 能如常地調整各時脈的驅動能力,使合成出來的數 路能正常地依照預設的時序運作。

另外,本發明中的輸出時脈能在資料路徑上正確地和其他訊號進行邏輯運算,故本發明可應用於資料、時脈之同步處理上。像是要在兩不同時脈運作之電路模組間的處理訊號傳輸時,就可使用本發明產生出來的輸出時脈直接和傳輸之訊號進行邏輯運算,使不同時脈之電路模組間能正確地傳輸、解讀具有連續 (burst)資料之訊號。

實施方式







五、發明說明 (12)

請參考圖四。圖四為本發明數位訊號電路50之功能方 塊示意圖。類似於典型的數位訊號電路,本發明中之訊 號電路 50也設有一時脈控制電路 56、複數個正反器 54、 64A及 64B, 以及在邏輯陣列 52中的複數個邏輯閘 圖四中繪出的或閘 59A、互斥或閘 59B等等)。時脈控制 電路 56用 來依據一源時脈 58A產生一參考時脈 58B; 並可 控制参考時脈 58B的訊號波形。舉例來說,當訊號電路 50 要工作於省電模式時,時脈控制電路56可減少參考時脈 58B的頻率,或甚至將參考時脈 58B固定於一固定的位 準,不再隨時間改變。而各正反器54的基本結構相同, 具有一時脈端 55,以在時脈端 55接收時脈之升緣或降緣 的觸發下,根據其輸入埠 53A輸入的訊號改變其輸出埠 53B輸出的訊號。而各正反器的時脈端則統一由參考時脈 58B來觸發,以協調各正反器運作的時序。同樣地,各正 反器輸出埠連同邏輯陣列 5.2各邏輯閘輸出入端就構成訊 號電路 50的資料路徑,而參考時脈 58B則透過連接至各正 反器時脈端的時脈路徑控制各正反器運作的時序。適當 連接各正反器及邏輯陣列 52的各個邏輯閘,就能實現各 種數位訊號電路的功能,並將相關訊號由訊號電路50的 複數個輸出墊 62輸出。

為了達成本發明的目的之一,在資料路徑上產生一和參考時脈 58B同步變化的資料訊號做為一輸出時脈,本發






五、發明說明 (13)

明中也以兩個正反器 64A、64B及一互斥或閘 59B實現一時 脈模組70的功能。如圖四所示,在此作為一時脈電路的 時脈模組 70中,正反器 64A、64B的時脈端皆透過時脈路 徑受參考時脈 58B的觸發;正反器 64A、 64B的輸入埠分別 有一輸入端(圖四中標示為S),各正反器的輸出埠則有 互為反相的輸出端(圖四中分別標示為Q、Q')。正反 器 64A為升緣觸發的正反器,若其輸入端 S在時脈 58B之升 緣發生時取樣至數位「1」的資料, 其輸出端 Q、 Q'會分 別輸出數位「1」、「0」的資料;若取樣到數位 則其輸出端 Q、 Q'會分別輸出數位「 0」、「 1」的 資料。正反器 64B則為降緣觸發的正反器,若其輸入端 S 在時脈 58B之降綠發生時取樣至數位「1」的資料,其輸 出端Q、Q'會分別輸出數位「1」、「0」的資料,以此類 在時脈模組70中,正反器64A輸出端Q'之輸出訊號 66C直接迴授連接至其輸入端 S, 其輸出端 Q則產生一訊號 66A。訊號 66A會被傳輸至正反器 64B的輸入端 S,以在參 考時脈 58B的降緣觸發下於正反器 64B的輸出端 Q產生一訊 號 66B。以互斥或閘 59B作為一邏輯模組而將訊號 66A、 66B輸入至互斥或閘 59B以作互斥或運算後,就能於訊號 電路 50的資料路徑上,產生出一個與參考時脈 58B同步變 化的訊號,也就是輸出時脈 58C。

關於時脈模組70運作的原理,請進一步參考圖五(並一併參考圖四)。圖五為圖四中之時脈模組70運作時,







五、發明說明 (14)

各相關訊號波形時序的示意圖。各波形之橫軸為時間, 縱軸為波形位準的大小。 圖五中由上而下,即分別為正 反器 64A輸出端 Q'之訊號 66C、參考時脈 58B、正反器 64A、64B輸出的訊號66A、66B,以及輸出時脈58C之波 形。参考時脈 58B之週期為 T, 其波形在一週期中有一升 緣及一降緣。如圖五所示,假設在時點 t 0前,正反器 64A 之輸出端 Q、Q'之訊號位準分別為代表數位「0」、「1」 的位準 L、H;在時點 t0,参考時脈 58B的升緣取樣到訊號 66 C位準 H的數位「1」資料,使得正反器 64 A也使其輸出 端 Q輸 出 之 訊 號 66A升 高 至 位 準 H; 輸 出 端 Q'的 訊 號 66C則 降低至位準 L。到了参考時脈 58B於時點 t2的升緣,正反 64A又取樣到訊號 66C為位準 L,使正反器 64A將其輸出 Q的訊號 66A轉為位準 L,將輸出端 Q'的訊號 66C轉為位 準 H,以此類推。這樣一來,參考時脈 58B的每個升緣 (像是在時點 t0、t2、t4及 t6的升緣)都會觸發訊號 66A、66C在位準 H、L之間互換一次。依據類似的道理, 以訊號 66A為輸入訊號的正反器 64B則會在時脈 58B於時點 t1、t3、t5及t7的降緣觸發訊號66B改變位準一次。在互 斥或閘 59B將訊號 66A、 66B作互斥或運算後, 其所得之輸 出時脈 58C就如圖五所示。由圖五可看出,輸出時脈 58C. 和参考時脈 58B同步地變化,換句話說,輸出時脈 58C 效上就可以當作是在資料路徑上的時脈。

如前面所討論過的,數位訊號電路常有需要將時脈和






五、發明說明 (15)

料路徑上的資料訊號作邏輯運算,但若像在習知技術 直接將時脈路徑上的時脈和資料路徑上的資料訊號作 ,會導致數位訊號電路在電路設計上及實際運 作時的種種 困難。在本發明中,則可用時脈模組70在資 料路徑上(也就是在正反器的輸出埠與邏輯陣列邏輯閘 出端)產生出一個與參考時脈 58B同步變化的資料訊 也就是輸出時脈 580。當有需要將時脈和資料路徑上 的其他資料訊號作邏輯運算時,就可使用資料路徑上的 輸出時脈 58C來當作是時脈,和資料路徑上的其他資料訊 號作邏輯運算。由於輸出時脈 58 C是在資料路徑上產生 在對訊號電路50進行電腦模擬之邏輯功能驗證時, 參考時脈 58B不會直接於邏輯閘與其他訊號作邏輯運算 不會像習知技術一般有將時脈路徑之時脈混入資料路徑 的情形發生,可使邏輯功能驗證能正常順利地進行 理,在進行時脈樹合成時,由於參考時脈 58B不會像習知 技術一般直接連接至邏輯閘,而是正常地連接至正反器 64A、64B的時脈端,時脈樹合成的工具軟體就能正常 為正反器 64A、 64B微調其分支上的時脈驅動力及延遲時

請參考圖六。圖六為圖四中時脈模組70另一實施例之功能方塊示意圖。圖六中的時脈模組70係以正反器64C、64D及一互斥或閘59B來構築,並根據參考時脈58B對正反器之觸發,而於資料路徑上產生一個與參考時脈58B同步







五、發明說明 (16)

變化的資料訊號,做為一輸出時脈 58C。類似於圖四中的實施例,正反器 64C、 64D亦分別為升緣及降緣觸發之正反器 64C是以其輸入端 R來接收其輸出埠迴授之訊號。在正反器 64C運作時,若在參考時脈 58B之升緣發生時,正反器 64C由其輸入端 R取樣到數位「1」之資料,會由其輸出端 Q、 Q'分別輸出數位「0」之資料,其輸出端 Q、 Q'分別輸出數位「0」之資料,其輸出端 Q、 Q'會分別輸出數位「1」、「0」的訊料,其輸出端 Q、 Q'會分別輸出數位「1」、「0」的訊號。圖六中之時脈模組 70運作之原理與圖四中之時脈模組 70相同,技術人士應可類推而得;在不影響本發明技術揭露的情形下,不再贅述。

利用本發明之時脈模組 70在資料路徑上產生等效於時脈的資料訊號(也就是輸出時脈 58C)後,其具有多種的應用。最直接輸出時脈 58C由訊號電路的應用。最直接輸出的應用是將輸出時脈 58C由訊號路(由訊號內方數 62直接輸出,在某些特殊電路像制力,在其數分,在 150 的時間, 150 的時間







五、發明說明 (17)

序。

另外,由於本發明時脈模組產生出來的輸出時脈可以 直接和資料路徑上的其他訊號做邏輯運算,故輸出時脈 來當作訊號處理的依據。舉例來說, 當一訊號電 個工作於不同時脈的電路模組要傳輸訊號時, 就可使用本發明所產生的輸出時脈來處理要傳輸的訊 關於此情形,請參考圖七A。 圖七A為一數位訊號電 80中,雨工作於不同時脈 84A、84B之電路模組 82A、 82B以本發明之時脈模組進行訊號處理之功能方塊示意 。在訊號電路80中,電路模組82A運作於時脈84A,電 路模組 82B則運作於倍頻的時脈 84B。要使電路模組 82B能 正確解讀由電路模組 82A發送的資料,可使用本發明的精 神於電路模組 82A中實現一時脈模組 86(像是以圖四或圖 六中的時脈模組70),以根據時脈84A在資料路徑上產生 與時脈 84A等效的資料訊號,也就是輸出時脈 84C。而 要由電路模組 82A傳輸至電路模組 82B的資料訊號 90A則可 以由一對應的控制訊號 88A定義其有效資料延續的時間 兩及閘 96則實現一邏輯模組,分別將資料訊號 90A、控制 訊號 88A與輸出時脈 84C做及運算,即可分別產生出資料 訊號 90B、控制訊號 88B。配合控制訊號 88B, 電路模組 82B即可正確解讀資料訊號 90B中的資料。

關於圖七A中電路運作的進一步情形,請繼續參考圖






五、發明說明 (18)


七B(並一併參考圖七A)。圖七B為圖七A中的訊號電路 80運作時,各相關訊號波形時序之示意圖; 圖七 B之 横軸 為時間,各波形的縱軸即為訊號波形的位準大小。如圖 七 B所示,觸發電路模組 82A依時序運作之時脈 84A,其週 為 T1; 電路模組 82B則運作於週期 T2之倍頻時脈 84B, 故週期 T2相當於週期 T1的一半。根據時脈 84A,以本發明 之精神實現的時脈模組86即可在資料路徑上產生出一個 等效的輸出時脈 84C。配合時脈 84A的觸發,假設電路模 組 82A中的資料訊號 90A在時點 ta0至 ta4間有各對應於一 週期 T1的連續兩筆資料 92A、 94A要傳輸至電路模組 82B; 配合資料訊號 90A中的兩筆資料, 電路模組 82A可在時點 ta0至 ta4之間,將控制訊號 88A維持為代表數位 位準H(其餘時間則為代表數位「O」的位準L),指示資 94A延續的時間。分別以一及閘 96將資料訊號 90A、控制訊號 88A與輸出時脈 84C做及運算後,就可形成 資料訊號 90B、控制訊號 88B。其中,資料訊號 90A的兩筆 資料 92A、 94A在 及運算後分別成為資料訊號 90B中的資料 92B、94B。由圖七B中可看出,因為輸出時脈84C的週期 在時點 tal至 ta2、時點 ta3至 ta4之間會是數位「0」的位 L,輸出時脈84C在和資料訊號90A做及運算後,原本各 延續一週期 T1的資料 92A、 94A, 就分別成為資料訊號 90B 中僅延續半個週期 T1的資料 92B、 94B, 可視為資料 92A、 94A的子資料,正好對應於時脈 84B的一個週期 T2。而在 時點 tal至 ta2、 ta3至 ta4間, 資料訊號 90B中原本對應於






五、發明說明 (19)

料 92A、 94A的 期 間 就 會 在 及 運 算 後 成 為 數 位 「 0」 的 子 資料。同理,及運算後的控制資料88B也會在資料92B、 94B延續的期間,維持於位準H,以指示資料訊號90B中有 效資料(也就是資料 92B、94B)所延續的期間。由於資 料訊號 90B中的資料 92B、 94B延續的時間剛好對應於時脈 84B的一週期 T2,故運作於時脈 84B的電路模組 82B就可在 控制資料 88B的輔助下,正確地將延續於時點 ta0至 ta1、 ta2至 ta3的資料 92B、 94B分別判斷為一筆資料。換句話 說,在訊號電路80中,由於本發明之精神所產生出來輸 出時脈 84C能用來直接和資料訊號 90A、控制訊號 88A做邏 輯運算,就能用來在兩個運作於不同時脈的電路模組間 做訊號格式的處理及轉換,讓兩者間傳輸的訊號能被正 確解讀。請注意,在圖七B的例子中,不論是資料訊號 90A中的兩筆資料 92A、 94A或是控制訊號 88A中於時點 ta0 至 ta4之間連續維持兩週期 T1的訊號, 皆屬於連續 burst) 資料;換句話說,即使電路模組 82A要傳輸至 電路模組 82B的資料是連續資料,以本發明於圖七A、七B 的資料處理方式仍能適當地加以轉換。相較之下,圖 三B中討論的習知技術就無法處理連續資料了。 参考圖八 A、八 B。圖八 A為本發明於另一訊號電路 100 ,在兩個異頻時脈之電路模組102A、102B間進行訊號 理的功能方塊示意圖;圖八B則為圖八A中相關訊號波 時序之示意圖;圖八 B之横軸為時間,各波形的縱軸為 訊號位準的大小。在圖八 A中, 訊號電路 100亦有兩個分







五、發明說明 (20)

別運作於時脈 104A、 104B的電路模組 102A、 102B, 而時 104B的頻率則為時脈 104A的四倍。在兩電路模組四倍 頻工作時脈的差異下,要使電路模組 102A傳輸至電路模 102B的資料訊號 110A能被後者正確解讀,仍可使用本 發明的精神,先根據時脈 104A,以時脈模組 106於資料路 徑上產生一等效的輸出時脈 104C, 再將資料訊號 110A及 一對應的控制訊號 108A分別與輸出時脈 104C於一及閘 96 做及運算,以分別產生出資料訊號 110B及控制訊號 108B。在電路模組 102B接收資料訊號 110B及控制訊號 108B後,可根據時脈 104B的觸發,分別以正反器 輸入端標示為D、輸出端標示為Q,並具有時脈端 生出資料訊號 110C及控制訊號 108C。資料訊號 110B和 110C、控制訊號 108B和 108C分別於一及閘 96進行及運算 其所產生出來的資料訊號 110D及控制訊號 108D就包 含有對應於資料訊號 110A的正確資訊,能順利被四倍頻 的電路模組 102B所解讀

如圖八 B所示,用來觸發電路模組 102A依時序運作的時脈 104A,其時脈之週期即為 T1;而觸發電路模組 102B運作的四倍頻時脈 104B,其週期則為 T4;換言之,一週期 T1中有四個週期 T4。利用本發明揭露之時脈模組 106,電路模組 102A可根據時脈 104A之觸發,於資料路徑上產生出一個同步變化的輸出時脈 104C。假設在電路模組 102A中,資料訊號 110A中有分別對應一週期 T1的連續三







五、發明說明 (21)

筆資料 112A、114A及 116A要傳輸至電路模組 102A;而電路模組 102A就可於時點 tb0至 tb12間連續三個週期 T1的時段中,將控制訊號 110A維持於數位「1」的位準 H,以指示資料訊號 110A中由時點 tb0至 tb12三筆連續的資料 112A、114A及 116A。在分別將資料訊號 110A、控制訊號 108A與輸出時脈 104C進行及運算後,就分別成為資料訊號 110B及 108B。如圖八 B所示,原本於資料訊號 110A中分別延續一週期 T1的資料 112A、114A及 116A,在資料訊號 110B中,就分別成為延續半個週期 T1的資料 112B、114B及 116B,可視為延續半週期 T1的子資料。同理,控制訊號 108B中也只會在時點 tb0至 tb2、tb4至 tb6、tb8至 tb10間維持於數位「1」的位準 H。


在電路模組 102B中,控制訊號 108B、資料訊號 110B分別經過一正反器 140的觸發處理而形成控制訊號 108C、資料訊號 110C。如圖八 A中所示,資料訊號 110B中的三筆資料 112B、 114B及 116B在經過正反器 140的處理後,就分別延遲一個週期 T4的時間,成為資料訊號 110C中的資料 112C、 114C及 116C。同理,控制訊號 108B在時點 tb0至 tb2、 tb4至 tb6、 tb8至 tb10間維持於位準 H的部分,也延遲一個週期 T4的時間,成為控制訊號 108C中於時點 tb1至 tb3、 tb5至 tb7、以及 tb9至 tb11間維持於位準 H的部分。在將資料訊號 110B與 110C、控制訊號 108B及 108C分別進行及運算後,就成為資料訊號 110D及控制訊號 108D。由






五、發明說明 (22)

圖八 B可看出,資料訊號 110B中的三筆資料 112B、114B及 116B在和資料訊號 110C中的三筆資料 112C、 114C及 116C 及運算後,就分別成為資料訊號 110D中三筆資料 112D、 114D及 116D; 這三筆資料剛好都維持於一個週期 T4的期 間。同理,控制訊號 108D中也僅於時點 tb1至 tb2、 tb5至 tb6及 tb9至 tb10之 間 分 別 於 一 個 週 期 T4的 期 間 維 持 於 位 準 H。 這樣一來, 運作於四倍頻時脈 104B的電路模組 102B, 就能依據控制訊號 108D, 正確地將資料訊號 110D 中的資料 112D、 114D及 116D分别解讀為一筆資料。 請參考圖九 A、九 B。圖九 A為本發明於另一訊號電路 120 中,在兩異頻時脈運作之電路模組 122A、 122B間進行資 料格式處理、轉換之功能方塊示意圖;圖九B則為圖九A 中各相關訊號波形時序之示意圖,圖九B之橫軸為時間 各波形的縱軸代表波形位準的大小。在圖九A中,電路模 組 122A運作於時脈 124A, 電路模組 122B則運作於一三倍 頻的時脈 124B。當電路模組 122A要將一資料訊號 130A傳 輸至電路模組 122B時,電路模組 122A中亦可根據本發明. 之精神設置一時脈模組126,以根據時脈124A於資料路徑 生一等效之輸出時脈 124C。如前所述,經由本發明 時脈模組 126產 生出來的輸出時脈可以用來進行邏輯運 故在電路模組 122A中就可另使用一邏輯模組 127來根 時脈 124C產 生 出 一 工 作 週 (duty cycle)為 1/3之 參 考 訊 號 129; 圖九 B中即繪出了時脈 124A(也就是輸出時脈 126C) 與此參考訊號 129之波形時序。將資料訊號 130A及






五、發明說明 (23)

一對應的控制訊號 128A分別於一及閘 96與此參考訊號 129進行及運算後所產生的資料訊號 130B及控制訊號 128B,即能讓運作於三倍頻的電路模組 122B正確解讀原本在資料訊號 130A中攜載的資料。應注意的是,邏輯模組 127可利用組合電路來構築,任何熟習本發明技術者當可依據其實際需求加以組合。此外,邏輯模組 127亦可併入時脈模組 126中,熟習本發明技術者當可依據更。

如圖九 B所示,時脈 124A、124B分別用來觸發電路模組 122A依時序運作,其週期分別為 T1及 T3;由於時脈 124B之頻率三倍於時脈 124A,故一個週期 T1中涵蓋了三個週期 T3。經由時脈模組 126,即可根據時脈 124A產生出輸出時脈 124C產生出與其同步之參考訊號 129。假設在電路模組 122A的資料訊號 130A中,有兩筆分別對應於一週期 T1的資料 132A、134A要傳輸至電路模組 122B中,電路模組 122A就能在時點 tc0至 tc6之間,將控制訊號 128A維持於數位「1」的位準 H,指示資料訊號 130A中有效資料維持的時間。將控制訊號 128A、資料訊號 130A分別和參考資料 129做及運算後即可得到控制訊號 130A分別和參考資料 129做及運算後即可得到控制訊號 130A中分別延續一週期 T1的兩筆資料 132A、134A,到了資料訊號 130B中就成為分別延續一週期 T3的兩筆子資料 132B、134B;同理,控制訊號







五、發明說明 (24)

128A中於兩週期 T1間維持為位準 H的部分,也就成為控制訊號 128B中,分別於時點 tc0至 tc1、 tc3至 tc4間維持於位準 H的部分。既然資料 132B、 134B延續的期間均等於時脈 124B的一個週期 T3,電路模組 122B就能依據控制訊號 128B的指示,正確地解讀資料訊號 130B中的資料了。

在習知技術中,僅以時脈路徑上的時脈直接和資料 路徑上的訊號做邏輯運算,將會造成電路設計、模擬、 實現上的多種困難;在某些特殊的電路中,時脈路經上 的時脈也無法由輸出墊直接輸出,導致應用上的困難。 由於習知技術中於時脈路徑上的時脈不宜和資料路徑上 的資料直接做邏輯運算,故習知技術中也難以利用時脈 來進行相關的訊號處理,像是在兩個異頻運作的電路間 進行訊號資料的轉換;故習知資料轉換的方法也無法處 理連續資料。相較之下,本發明首先於圖四至圖六的相 關討論中揭露了在資料路徑上產生時脈的技術, 時脈觸發正反器,於資料路徑上產生一與時脈同步的資 料訊號 也就是輸出時脈)。由於本發明可在資料路徑 脈,大幅減少 即使是無法於輸出墊直接輸出時脈的特殊 用本發明之精神,於資料路徑上產生/輸出 變化的等效訊號。另外,本發明也在圖 圖八A、八B及圖九A、九B中討論了如何利 料路徑上的輸出時脈來在異頻運作的電路模組間進行






五、發明說明 (25)

資料訊號的處理及轉換,以使得資料訊號中的資訊能正確地被解讀。而上述資料訊號處理、轉換的方法皆能用來處理連續(burst)資料,增加訊號傳輸的效率。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



圖式簡單說明

圖式之簡單說明

- 圖一A、一B為一習知訊號電路在不同的電路設計階段時功能方塊之示意圖。
- 圖二為圖一A、一B中一典型正反器在時脈觸發下輸出入訊號波形時序之示意圖。
- 圖三A、三B為習知技術中在兩不同時脈運作電路間處理訊號傳輸時相關訊號之波形時序之示意圖。
- 圖四為本發明訊號電路中於資料路徑上產生輸出時脈之功能方塊示意圖。
- 圖五為圖四中訊號電路運作時相關訊號波形時序之示意圖。
- 圖六為圖四中時脈模組另一實施例功能方塊之示意圖。
- 圖七A為本發明在一訊號電路的兩異頻電路模組間進行訊號轉換之功能方塊示意圖。
- 圖七B為圖七B中訊號電路運作時相關訊號波形時序之示意圖。
- 圖八 A為本發明在另一訊號電路的兩異頻電路模組間進行訊號轉換之功能方塊示意圖。
- 圖八B為圖八A中訊號電路運作時相關訊號波形時序之示意圖。
- 圖九A為本發明在又一訊號電路的兩異頻電路模組間進行訊號轉換之功能方塊示意圖。
- 圖九B為圖九A中訊號電路運作時相關訊號波形時序之示



圖式簡單說明

意圖。

圖式之符號說明

10、30、50、80、100、120 訊號電路

12、52 邏輯陣列

13A、53A 輸入埠

13B、53B 輸出埠

14、14A-14B、54、64A-64D、140 正反器

15、55、142 時脈端

16、56 時脈控制電路

18A、58A 源 時 脈

18B、58B 参考時脈

19A、96 及閘

19B、59A 或閘

20、28A-28B、36、38、40、42、46、48、66A-66C 訊號

22、62 輸出墊

24 緩.衝器

26A-26C 分支


59B 互斥或閘

32A-32B、82A-82B、102A-102B、122A-122B 電路模組

34A-34B、84A-84B、104A-104B、124A-124B 時脈

58C、84C、104C、124C 輸出時脈

70、86、106、126 時脈模組



圖式簡單說明

129 參考訊號

88A-88B、108A-108D、128A-128B 控制訊號

90A-90B、110A-110D、130A-130B 資料訊號

92A-92B · 94A-94B · 112A-112D · 114A-114D · 116A-

116D、132A-132B、134A-134B 資料


T1-T3 週期

S、R、D 輸入端


Q、Q'輸出端

H、L 位準

tp0-tp12、t0-t7、ta0-ta4、tb0-tb12、tc0-tc6 時點




- 1. 一種時脈電路,用來根據一參考時脈以於資料路徑上提供一輸出時脈,該參考時脈中有複數個週期的訊號,每一週期中的訊號有一升緣及一降緣,該時脈電路包含有:
- 一第一正反器,其設有一第一時脈端,該第一正反器可由該第一時脈端因應於一參考時脈的觸發以產生一第一訊號,其中該第一正反器可於該參考時脈之每一升緣發生時,改變該第一訊號的位準;
- 一第二正反器,其設有一第二時脈端,該第二正反器可由該第二時脈端接收該參考時脈的觸發以產生一第二訊號,其中該第二正反器係於該參考時脈之每一降緣發生時,改變該第二訊號的位準;以及
- 一邏輯模組,用來對該第一訊號及該第二訊號進行邏輯運算以產生該輸出時脈。
- 2. 如申請專利範圍第 1項之時脈電路,其中當該第一正反器隨該參考時脈中之該每一升緣而改變該第一訊號之位準時,若該第一訊號之位準在一升緣發生前為一第一位準,則該第一正反器會在該升緣發生後使該第一訊號之位準改變為一第二位準。
- 3. 如申請專利範圍第2項之時脈電路,其中若該第一訊號之位準在該升緣發生前為該第二位準,該第一正反器會在該升緣發生後使該第一訊號之位準改變為該第一位




準。

- 4. 如申請專利範圍第1項之時脈電路,其中當該第二正反器隨該參考時脈中之每一降緣而改變該第二訊號之位準時,若該第二訊號之位準在一降緣發生前為一第一位準,則該第二正反器會在該降緣發生後使該第二訊號之位準改變為一第二位準。
- 5. 如申請專利範圍第 4項之時脈電路,其中若該第二訊號之位準在該降緣發生前為該第二位準,該第二正反器會在該降緣發生後使該第二訊號之位準改變為該第一位準。
- 6. 如申請專利範圍第 1項之時脈電路,其中該邏輯模組包含一互斥或閘,以根據該第一訊號及該第二訊號進行互斥或運算的結果產生該輸出時脈。
- 7. 如申請專利範圍第1項之時脈電路,其中該時脈電路 另包含有複數個輸出墊(output pad),用來輸出該時脈 電路提供的訊號,以使該參考時脈不會由任何一輸出墊 輸出。
- 8. 一種訊號電路,其包含有:
 一第一電路模組,用來根據一輸入訊號提供一輸出訊



號;該第一電路模組包含有:

- 一第一正反器,其設有一第一時脈端,該第一正反器可由該第一時脈端接收一參考時脈的觸發以產生一第一部號,該參考時脈中有複數個週期的訊號,每一週期中的訊號有一升緣及一降緣,其中該第一正反器可於該參考時脈之每一升緣發生時,改變該第一訊號的位準;
- 一第二正反器,其設有一第二時脈端,該第二正反器可由該第二時脈端接收該參考時脈的觸發以產生一第二訊號,該第二正反器係於該參考時脈之每一降緣發生時,改變該第二訊號的位準;
- 一第一邏輯模組,用來對該第一訊號及該第二訊號進行邏輯運算以產生一輸出時脈;以及
- 一第二邏輯模組,用來對該輸入訊號與該輸出時脈作邏輯運算,以產生該輸出訊號。
- 9. 如申請專利範圍第8項之訊號電路,其中該輸入訊號包含有複數筆資料,每一筆資料對應於該參考時脈的一個週期。
- 10. 如申請專利範圍第8項之訊號電路,其中該第二邏輯模組係用來將該輸入訊號與該輸出時脈作一及運算。
- 11. 如申請專利範圍第8項之訊號電路,其中該第一邏輯模組在產生該輸出時脈時,係使該輸出時脈中具有複數



個週期,各該輸出時脈之週期對應於該參考時脈中的一週期,以使得該輸出時脈與該參考時脈同步。

- 12. 如申請專利範圍第 11項之訊號電路,其中當要使該輸出時脈之週期對應於該參考時脈中的一週期時,係使得該輸出時脈的每一週期中,該輸出時脈之位準會在一預設時段內維持於一預設位準,而該預設時段的時間長度不大於該輸出時脈的一週期。
- 13. 如申請專利範圍第12項之訊號電路,其中該輸入訊號包含有複數筆輸入資料,每一筆輸入資料對應於該參考時脈的一個週期,該第二邏輯模組在進行邏輯運算時,係使該輸出訊號具有複數筆輸出資料,每一筆該輸出資料對應於該輸出時脈的一個週期。
- 14. 如申請專利範圍第13項之訊號電路,其中每一筆輸出資料中有一第一子輸出資料及一第二子輸出資料,每一該第一子輸出資料的內容對應於該輸入資料中一筆輸入資料的內容,每一該第二子輸出資料持續的時間對應於該輸出時脈一週期中的該預設時段。
- 15. 如申請專利範圍第 14項之訊號電路,其另包含有:一第二電路模組,用來根據一第二參考時脈的觸發而接收該輸出訊號;




其中該第二參考時脈中具有複數個週期,當該第二邏輯模組使每一該第一子輸出資料對應於該輸入資料中的一筆輸入資料時,係使該第一子輸出資料延續的時間對應於該第二參考時脈中一週期的時間。

- 16. 如申請專利範圍第15項之訊號電路,其中當該第二邏輯模組使每一該第二子輸出資料對應於該輸出時脈一週期中的該預設時段時,係使該第二子輸出資料延續的時間對應於該第二參考時脈中至少一週期的時間。
- 18. 如申請專利範圍第17項之方法,其中當根據該參考時脈之每一該升緣改變該第一訊號之位準時,若該第一訊號之位準在該升緣發生前為一第一位準,則在該升緣發生後使該第一訊號之位準改變為一第二位準。



- 19. 如申請專利範圍第18項之方法,若該第一訊號之位準在該升緣發生前為該第二位準,則在該升緣發生後使該第一訊號之位準改變為該第一位準。
- 20. 如申請專利範圍第17項之方法,其中當根據該參考時脈之每一該降緣改變該第二訊號之位準時,若該第二訊號之位準在該降緣發生前為一第一位準,則在該升緣發生後使該第二訊號之位準改變為一第二位準。
- 21. 如申請專利範圍第20項之方法,若該第二訊號之位準在該升緣發生前為該第二位準,則在該升緣發生後使該第二訊號之位準改變為該第一位準。
- 22. 如申請專利範圍第 17項之方法,其中當對該第一訊號及該第二訊號進行邏輯運算以產生該輸出時脈時,係根據該第一訊號及該第二訊號進行互斥或運算的結果產生該輸出時脈。
- 23. 如申請專利範圍第17項之方法,更包含有:在產生該輸出時脈之前,利用該第一訊號之週期與該第二訊號之週期間的比例關係以產生一參考訊號之步驟,以使該參考訊號之工作週與該輸出時脈之工作週相異。
- 24. 一種進行訊號處理的方法,用以將一對應於一參考



時脈的輸入訊號轉換為一對應於一第二參考時脈的輸出訊號,該方法包含有:


根據一參考時脈的觸發產生一第一訊號,以在該參考時脈之每一升緣發生時,改變該第一訊號的位準;

根據該參考時脈的觸發產生一第二訊號,以在該參考時脈之每一降緣發生時,改變該第二訊號的位準;

對該第一訊號及該第二訊號進行一第一邏輯運算,以產生一輸出時脈;以及


對該輸入訊號與該輸出時脈進行一第二邏輯運算,以產生該輸出訊號。

- 25. 如申請專利範圍第 24項之方法,其另包含有接收該輸入訊號之步驟,其中該輸入訊號中包含有複數筆資料,每一筆資料對應於該參考時脈的一個週期。
- 26. 如申請專利範圍第24項之方法,其中當進行該第二邏輯運算時,係將該輸入訊號與該輸出時脈作一及運算。
- 27. 如申請專利範圍第 24項之方法,其中當進行該第一邏輯運算以產生該輸出時脈時,係使該輸出時脈中具有複數個週期,各週期對應於該參考時脈中的一週期,以使得該輸出時脈與該參考時脈同步,並使得該輸出時脈的每一該週期中,該輸出時脈之位準會在一預設時段內





維持於一預設位準;而該預設時段的時間長度不大於該輸出時脈的一週期。

- 29. 如申請專利範圍第28項之方法,其另包含接收該第二參考時脈之步驟,其中該第二參考時脈中有複數個週期,當進行該第二邏輯運算以使每一第一子輸出資料對應於該輸入資料中的一筆輸入資料時,係使該第一子輸出資料延續的時間對應於該第二參考時脈中一週期的時間。
- 30. 如申請專利範圍第29項之訊號電路,其中當進行該第二邏輯運算以使每一第二子輸出資料對應於該輸出時脈一週期中的該預設時段時,係使該第二子輸出資料延續的時間對應於該第二參考時脈中至少一週期的時間。




- 32. 如申請專利範圍第 31項之時脈電路,其中當該第一邏輯處理單元隨該參考時脈中之該每一升緣而改變該第一訊號之位準時,若該第一訊號之位準在一升緣發生前為一第一位準,則該第一邏輯處理單元會在該升緣發生後使該第一訊號之位準改變為一第二位準。
- 33. 如申請專利範圍第32項之時脈電路,其中若該第一






訊號之位準在該升緣發生前為該第二位準,該第一邏輯處理單元會在該升緣發生後使該第一訊號之位準改變為該第一位準。


- 34. 如申請專利範圍第 31項之時脈電路,其中當該第二邏輯處理單元隨該參考時脈中之每一降緣而改變該第二訊號之位準時,若該第二訊號之位準在一降緣發生前為一第一位準,則該第二邏輯處理單元會在該降緣發生後使該第二訊號之位準改變為一第二位準。
- 35. 如申請專利範圍第34項之時脈電路,其中若該第二訊號之位準在該降緣發生前為該第二位準,該第二邏輯處理單元會在該降緣發生後使該第二訊號之位準改變為該第一位準。
- 36.如申請專利範圍第31項之時脈電路,其中該邏輯模組包含一互斥或閘,以根據該第一訊號及該第二訊號進行互斥或運算的結果產生該輸出時脈。
- 37. 如申請專利範圍第31項之時脈電路,其中該邏輯模組中另包含一第二邏輯模組,用以依據該輸出時脈以產生一參考訊號,且該參考訊號之工作週(duty cycle)與該輸出時脈之工作週相異。





38. 如申請專利範圍第 31項之時脈電路,其中該時脈電路另包含有複數個輸出墊 (output pad),用來輸出該時脈電路提供的訊號,以使該參考時脈不會由任何一輸出墊輸出。














画





圖二B







圖用











圖八A





圖九A

